Reassembly 2019.03.26 + DLC

Posted on  by 

Reassembly 2019.03.26 + DLC 2019-04-01,MacOs Apps,MacOs Games,Reassembly Reassembly 2019.03.26 Reassembly 2019.03.26 + DLC 2.04 GB Mac Platform: Intel Includes: GOG OS version: 10.7 Processor type(s) & speed: 2.0 Ghz Dual Core RAM minimum: 2 GB Video RAM: 1 GB This is. 奇妙探险队(Curious Expedition游)中文版是Maschinen-Mensch公司发行的一款探险模拟游戏，该游戏的画面采用了复古的16位风格射击而来，不过这并不是一款追求华丽效果的游戏，其简单的上手风格加上充满战棋效果其独特的玩法模式，让这款游戏在可玩性与耐玩性方面都表现的不俗，玩家将控制一个探险队.

  1. Reassembly 2019.03.26 Dlc 7
  2. Reassembly 2019.03.26 Dlc 1
  3. Reassembly 2019.03.26 Dlc 6
  4. Reassembly 2019.03.26 Dlc 4

Jun 21, 2018  Reassembly 2019.03.26 + DLC Crack Mac Osx. Parkitect 1.3 Crack Mac Osx. YIIK: A Postmodern RPG 1.03 Crack Mac Osx. Leave a Reply Cancel reply. The openSUSE Leap 42.3 kernel was updated to 4.4.175 to receive various bugfixes. The following security bugs were fixed: CVE-2018-5391: Fixed a vulnerability, which allowed an attacker to cause a denial of service attack with low rates of packets targeting IP. Reassembly 2019.03.26 Reassembly 2019.03.26 + DLC 2.04 GB Mac Platform: Intel Includes: GOG OS version: 10.7 Processor type(s) & speed: 2.0 Ghz Dual Core RAM minimum: 2 GB Video RAM: 1 GB This is. Oct 08, 2019  Mac OSX 最新中文破解版,汉化版,注册序列号,破解教程,百度网盘下载,Crack,注册,KeyGen,Mac,软件,游戏,下载. Reassembly 2019.03.26 + DLC. By mac torrents April 2, 2019. By mac torrents April 2, 2019 Facebook Twitter Reddit Email. DiRT 4 v1.0.1. By mac torrents April 2, 2019.

在c.a.n.总线上减少闪速存储装置编程时间的方法和设备 Download PDF

Info

Publication number
CN103365810B
CN103365810BCN201310099491.5ACN201310099491ACN103365810BCN 103365810 BCN103365810 BCN 103365810BCN 201310099491 ACN201310099491 ACN 201310099491ACN 103365810 BCN103365810 BCN 103365810B
Authority
CN
China
Prior art keywords
data
memory devices
English (en)
Other versions
Reassembly 2019.03.26 Dlc 7
Inventor
大陆汽车系统公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Critical
Priority to US61/615,532priority
Priority to US13/646926priority
Application filed by 大陆汽车系统公司filedPublication of CN103365810ApublicationApplication grantedgrantedPublication of CN103365810Bpublication
  • H04—ELECTRIC COMMUNICATION TECHNIQUE
  • H04L67/00—Network-specific arrangements or communication protocols supporting networked applications
  • H04L67/1097—Network-specific arrangements or communication protocols supporting networked applications in which an application is distributed across nodes in the network for distributed storage of data in a network, e.g. network file system [NFS], transport mechanisms for storage area networks [SAN] or network attached storage [NAS]
    • H—ELECTRICITY
  • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
  • H04L69/30—Definitions, standards or architectural aspects of layered protocol stacks
  • H04L69/322—Aspects of intra-layer communication protocols among peer entities or protocol data unit [PDU] definitions

  • [0001]如本文所使用的，总线被视为计算机系统中的一个或多个导体，该导体形成代表 信息的电信号的主要传输路径。控制器域网或C.A.N.是公知的总线标准，该总线标准最初 被设计以允许微控制器和相关装置在交通工具内彼此通信而没有主机计算机对通信进行 仲裁。C.A.N•是基于消息的协议，该协议被具体地设计用于汽车和交通应用，但现在也用在 其匕领域中，诸如工业自动化和医学装备。在C. A.N.总线上在巾贞中传送信息，在C. A.N.规范 中定义帧的结构。“帧”被视为代表数据块的二进制数字或“位”的集合。Behrouz A. Forouzan，“Data Communications and Networking，”第四版，1082页。

    [0002]图1描述C • A. N.数据帧100的例子。帧100由几个不同的字段102组成，其中的一些 字段是单位字段，其它字段是多位字段。第一字段104是位于第一位位置中的单位帧开始字 段。接下来十一位是标识符字段106,标识符字段106通常用于代表数据帧1〇〇的优先级。接 下来三位包括三个单独字段108、110和112，这三个字段是远程传输请求或RTR位/字段、和 标识符扩展位或IDE位/字段、以及保留位/字段。在它们后面跟着称为数据长度代码字段 114的四位字段。四位的数据长度代码或DLC字段代表下一字段中的数据的字节数量，该下 一字段是数据字段或净荷字段II6。在C.A.N•标准下，数据字段或净荷字段116能够多达64 位或八个8位字节。15位的循环冗余校验或CRC字段118跟在净荷字段116后面，并且在该15 位的循环冗余校验或CRC字段II8后面跟着各种其它“内务”位字段120、122和124。帧100结 束于七位的帧结束字段126。

    [0003]基于C.A.N.的通信通常用于对建立在汽车或其它交通装备中的装置编程。这种编 程通常包括把文件从编程站传输到微控制器。编程经常包括把一个或多个文件写到或编程 到闪速存储装置中。根据2011年的L.E.E.E.标准字典，闪速存储装置是电可擦除可编程只 读存储器(EEPR0M)，在该EEPR0M中，仅能够对块或整个阵列执行清除和编程。

    [0004]如本文所使用的，文件被视为相关数据(S卩，二进制数字)的集合，其例子包括由计 算机当作单个单元的文本或程序，尤其是为了输入和输出的目的。文件包括计算机或其它 处理器的可执行指令以及数据的表示。

    [0005] 发明人已发现与在C.A.N.总线上传输文件相关联的缺点，包括:对闪速存储装置 编程花费大量时间。甚至利用几百字节的数据对闪速存储装置编程所需的时间通常花费比 在C. A.N.总线上发送这几百数据字T1所需的时间多得多的时间。结果，经常低效地使用 C • A • N.总线，因为必须等待闪速编程装置来接收C • A • N•数据巾贞，从所述c • A • N.数据帧提取 净荷信息，并把该信息复制或写到闪速存储装置中。能够更高效地使用C.A.N•总线传送尤 其大数据文件的方法和设备将会是对现有技术的改进。

    发明内容

    The program generates HTML (HyperText Markup Language) tags while you point and click on desired functions; you can create a web page without learning HTML. Sqlpro studio. WYSIWYG Web Builder 11.6.2 + Portable 7.58/10 MBWeb Builder is a WYSIWYG (What-You-See-Is-What-You-Get) program used to create web pages. WYSIWYG means that the finished page will display exactly the way it was designed.

    We support several platforms and have more coming soon. Plus, you can make and manage your own presets, which intelligently adapt to each photo.Why change your workflow?Rather than move your entire image library or change your workflow, we’ll make your existing workflow better. Athentech perfectly clear v3.5. With powerful batch processing and up to 30 corrections in one click, we'll make everything better.We’ve got image correction down to a science.Creating our award-winning technology took more than a decade of R&D, multiple patented processes, and over a dozen unique algorithms. Our adaptive interface lets you hide tools you don’t need while you work, allowing you to focus on your image.

    [0006] 将要被编程到闪速存储装置中的数据巾贞(诸如，控制器接入网络巾贞)经相对高速度 总线被从编程站发送到目标装置，并在目标装置处被临时存储在编号的巾贞纟爰冲器中。每个 中贞传送净荷。在发送帧之前，标识符被分配给该巾贞，或者标识符被附加于该巾贞。标识符识别 目标装置中的特定缓冲器，帧将会在目标装置中被存储在该特定缓冲器，直至目标装置能 够处理帧并把该帧的净荷写入到闪速存储装置中。

    附图说明

    [0007]图1是C.A.N.数据帧的描述；

    [0008]图2是用于把信息从闪速编程站发送到目标装置的系统的方框图，在目标装置中， 来自闪速站的程序和/或数据信息将会被使用；

    [0009] 图3和4是把C.A.N.数据帧的净荷部分中的信息存储到闪速存储装置中的方法的 描述;和

    [0010] 图5和6是把在C.A.N.数据帧中接收的信息存储到闪速存储装置中的方法的描述。

    具体实施方式

    [0011] 图2描述设备或系统200,该设备或系统200用于在C.A.N•总线上对闪速存储装置 编程，以及用于减少编程站202通过目标装置206实现闪速存储装置204的编程所需的时间 量。目标装置206通常是具有闪速存储器的微控制器，该闪速存储器与关联的中央处理单元 (CPU) 210共同位于同一硅片上，或者目标装置206通过在CPU 210和外部闪速存储装置204 之间延伸的地址/控制总线212耦合到单独的在目标装置外部的闪速存储装置204。在实施 例中，目标装置206是PowerPC® 561。也可使用其它合适的目标装置。

    [0012] 闪速编程装置202 (其在本文中也称为闪速站202)可包括具有CPU或中央处理单元 214的个人计算机或工作站，所述CPU或中央处理单元214耦合到存储程序指令218和/或数 据220的一个或多个存储装置216。程序指令218和/或数据220能够用于闪速编程装置CPU 214或者用于位于目标装置206上的CPU 210。为了本公开的目的，对存储在闪速编程装置中 的指令218和数据220的参考由目标装置(例如，PowerPC ® 561)使用，并被传输到目标装置 以便由目标装置206编程到闪速存储装置204中。

    [0013] 闪速站202包括C.A.N.接口 222,该C.A.N.接口 222经由常规地址/数据总线224有 效地耦合到CPU 214。相同的总线224或其等同物把CPU 214耦合到存储用于目标装置206的 指令218和数据220的存储装置216XPU 214因此能够读取存储装置216的内容，把存储装置 216的内容格式化为C. A. N.帧，并把这些帧写到或发送到C. A. N.接口 222。

    [0014] C.A.N.接口 222是本领域普通技术人员公知的装置，该C.A.N.接口 222耦合到 C.A.N.总线228，C.A.N.总线228自身耦合到另一第二C.A.N.接口230。第二C.A.N.接口230 可以是与CPU 210共同位于同一硅片上的电子电路的集合。第二C.A.N.接口230因此形成或 包括目标装置206的一部分。

    [0015] C.A.N.接口在本领域是已知的。除其它以外，C.A.N.接口把C.A.N.数据帧传输到 (：.八.1总线上并且从总线接收(：.八.1数据帧。在闪速站202中，(：.八.1接口222把(：.4.1帧 转发到CPU 214并且从CPU 214接收C.A.N.帧。换句话说，C.A.N.接口222用于在CPU 214和 C.A.N.总线228之间传送C.A.N•帧。C.A.N.接口 222还处理与其相关的格式化和定时要求。 [0016] 在C.A.N•总线228的另一端，目标装置206(其在本文也称为闪速编程装置206)包 括经常规地址和数据总线232耦合到存储装置226的CPU 210。存储在存储装置226中的程序 指令和数据使CPU 210具有执行各种操作的能力，包括对闪速存储装置204编程。

    [0017]在图2中，闪速存储装置204构造为被利用CPU 210从其本地C.A.N.接口230接收的 指令和/或数据编程。在实施例中，C. A.N•接口 230接收C.A.N.数据帧，诸如图1中示出的数 据帧100。如图1中所示，C • A • N•帧包括被封在各种字段中的净荷。CPU 210和C • A • N •接口 230 中的至少一个的功能在于剥去开销字段和位以恢复净荷，净荷然后被编程到闪速存储装置 204 中。

    [0018] 对闪速存储装置204编程所需的时间能够超过从编程站202接收C. A. N.帧所需的 时间。换句话说，与CPU 210能够接收帧、剥去开销数据和字段并且把数据或净荷写到闪速 存储装置204相比，C. A. N •数据帧通常以快得多的速率在C. A. N.总线228上被发送。

    [0019] 为了更高效地使用C• A• N•总线228，即不会使来自闪速站202的C.A. N.数据帧的传 输变慢，目标装置206构造为具有C .A.N•接口 230, C.A.N•接口 230构造或布置为能够把完整 的C • A • N •帧存储到可单独寻址、可单独读取并且可单独写的C. A. N.帧缓冲器234-1至234-N 中。

    [0020] 缓冲器在本文被视为临时存储单元或装置，诸如“锁存器”或双稳态多谐振荡器电 路，而不管其如何实现。“缓冲器”还包括构造为存储包括帧的一个或多个二进制数字的多 个锁存器和多个双稳态多谐振荡器。缓冲器存储信息，至少直至存储的二进制数字被从缓 冲器读出，被利用其它二进制数字改写，或者缓冲器被复位，即擦除。缓冲器能够被串联地 或并联地加载。PowerPC ® 561具有作为桂片的一部分的几个C.A.N.缓冲器，PowerPC ® 561装置在该硅片上制造。

    [0021] 在实施例中，由C.A.N•接口230接收的输入C.A.N.数据帧被接口230写到片上缓冲 器234-1至234-N中的特定的一个缓冲器中。在由闪速站202传输C.A.N.帧之前，由附加于每 个C.A.N•帧的C.A.N•消息标识符独一无二地并且明确地识别目的地缓冲器。通过封装或者 通过“重新确定”帧的一个或多个已有位字段或数据字段的“目的”，用于C.A.N.帧、以太网 帧、I.E. E.E. 802.3帧或任何其它类型的帧的消息标识符能够“附加”于帧。在实施例中，闪 速站202把C. A. N.消息标识符附加于C. A. N.帧以指定帧应该在目标装置中被存储在哪里。 附加于C.A.N.消息的C.A.N.消息标识符具体地识别目标装置206中的特定缓冲器，对应的 C.A.N.帧将会被写到并存储到该特定缓冲器中。C.A.N.帧被存储在缓冲器中，直至这样的 时间:CPU 224能够从C • A • N •缓冲器检索C. A. N.帧并处理该C. A. N.帧以便存储到闪速存储 装置204中，即剥去头和尾部信息，即对净荷字段去封装。因此，在目标装置206中具有几个 C. A. N.缓冲器234-1至234-N能够使发送C. A. N.接口 222几乎连续地(S卩，以总线228的全速） 传输C • A • N •数据帧。还允许目标装置206中的C • A • N •接口 230自主地存储C. A. N •数据帧，即 不需要来自CPU 224的干预，因此保存输入帧直至这样的时间：目标装置206的CPU 210能够 处理每个帧中的净荷以便存储到存储装置204中。

    [0022]图3描述存储控制器域网或“C.A.N.”数据帧的净荷部分中的信息的方法300的步 骤。净荷部分将会被写到(编程到）闪速存储装置中，该闪速存储装置耦合到位于远处的闪 速编程装置（即，目标装置），该闪速编程装置具有可用于存储完整的C.A.N.帧的两个或更 多个或“N”个C • A • N •帧缓冲器。

    [0023] 在步骤310,该方法确定将要被写到闪速存储装置的数据的量。能够以几种方法进 行这种确定，并且准确的确定方法是无关的。在实施例中，步骤310包括:确定将要被写到闪 速存储器的字节数，即数据字节的数量。

    [0024]在步骤32〇，方法300确定闪速编程器(例如，目标装置，诸如目标装置2〇6)是否具 有能够接收并保存C.A.N.帧的专用C.A.N.帧缓冲器，即可用的帧缓冲器。更具体地，步骤 320确定闪速编程器是否具有以下类型的专用C.A.N•帧缓冲器:在闪速编程装置处理以前 存储的数据或执行其它功能的同时能够接收完整的C. A. N•帧并存储该帧。

    [0025]在步骤330，如果存在专用C • A • N•帧缓冲器，则确定这种可用缓冲器的数量，并且 在步骤340中，确定每个可用缓冲器的地址或其它标识符。另外在步骤MO中，可用缓冲器的 地址或标识符被存储在列表或阵列中，能够从列表或阵列检索所述可用缓冲器的地址或标 识符以便以后在传输会话期间使用。

    [0026]计数器在步骤350被初始化，并被设置为等于可用C.A.N.缓冲器的数量。如本文所 使用的，这种可用缓冲器的数量被识别为“N”。在PowerPC ® 5M的情况下，能够存在多达四 十八个缓冲器，这些缓冲器的地址/标识符也是可编程的。

    [0027]现在参照图4，图3中示出的方法在步骤410继续进行，在步骤410，闪速编程站202 中的处理器或CPU 208格式化C_A_N•帧，诸如图1中描述的帧或其衍生物。在步骤410中格式 化的C.A.N•帧具有从存储在存储器210中的数据和/或程序指令获得的帧净荷。

    [0028]在步骤420，C.A.N•消息标识符被附加于在步骤410中创建的C.A.N•帧。C.A.N.消 息标识符是C. A. N.编程装置2〇6中的特定C • A. N.帧缓冲器的地址或标识符，C. A. N.编程装 置206的功能在于获取净荷的内容并把其编程到闪速存储装置中。

    [0029] 在步骤430，在C. A• N•总线220上传输在步骤420中创建的具有C. A• N.消息标识符 的C• A• N.帧。在步骤440中，缓冲器计数器减小，在步骤440之后跟着步骤450，在步骤450，测 试是否存在将要被“闪速存储”的另外的数据和/或程序指令。

    [0030]如果将要被编程到闪速存储装置中的所有数据已被发送，则该方法前进至步骤 460，在步骤460，方法300结束。如果将要发送另外的数据并且缓冲器计数器不等于零，则方 法300前进至步骤460，其中在步骤410格式化下一C • A • N.帧。如果在步骤465，缓冲器计数器 等于零，则该方法等待来自目标装置的确认或“ACK”信号466。在步骤468,执行测试以确定 是否接收到确认。程序继续循环执行通过466至468,直至接收到该ACK。一旦接收到ACK，在 步骤470，该方法返回到开始或初始步骤310。

    [0031]图5描述第二方法的步骤，该第二方法是目标装置(诸如，微控制器)把在C.A.N.数 据帧的净荷部分中接收的信息编程到闪速存储装置204中的方法。

    [0032]在步骤510,目标装置206在可存在可用C.A.N.帧缓冲器时确定该可用C.A.N.帧缓 冲器的数量，并设置该数量等于“N”。作为步骤510的一部分，目标装置把可用缓冲器的数量 发送给闪速站，诸如在图2中描述的闪速站202。

    [0033]在步骤520,目标装置把C.A.N.帧发送给闪速编程站，该C.A.N.帧指示闪速编程站 应该开始传输具有将要被写入到闪速存储装置中的净荷的C.A.N.帧。在步骤540,该方法等 待C.A.N•帧从闪速编程站到达。一旦C.A.N.帧到达，在步骤550,目标装置读取接收到的 C • A. N.帧中的消息标识符。在步骤560，接收到的C. A. N.帧被全部写入到由附加于在步骤 5f5〇接收到的C • A. N.帧的消息标识符所识别的缓冲器中。

    [0034]重要的是注意到，在优选实施例中，当缓冲器计数器值“N” =0时，确认或“ACK”帧被 从目标装置发送到编程站。当缓冲器计数器值等于N的一半或N/2时，也能够发送“ACK”。 [0035]在步骤610,进行测试以确定是否所有的N个可用缓冲器己被发送帧。如果测试的 结果是真，则在步骤615，当N=0时确认被从目标装置发送到闪速站以向闪速站指示目标装 置已完成所有的帧缓冲器的内容的处理。图5和6中描述的方法随后在步骤616返回到该方 法的“开始”。

    [0036] 在另一实施例中，在步骤620，当N的值已减小至其原始值的一半时发送“N/2”确 认，以向闪速站指示可用缓冲器的一半己被目标装置处理。闪速站获取ACK，该ACK指示目标 装置已完成该组缓冲器的处理，闪速站接下来将会把C.A.N.帧发送给这些缓冲器。因此，如 果缓冲器计数器=0，则闪速站获取通知：目标装置完成了多达N/2个缓冲器的处理，因此闪 速站能够更快地继续发送更多的帧而非等待目标装置完成所有N个缓冲器。以这种方法，当 缓冲器计数器=N/2时，并且如果闪速站己接收到ACK指示目标装置已完成后一半的缓冲器 (包括N=0)，则闪速站“知道”其能够针对剩余的可用缓冲器继续发送C.A.N•帧。

    [0037] 在步骤630，该方法等待下一C. A. N•帧，并且如果该C • A • N •帧未到达，则程序经64〇 的“否”分支返回到步骤520，在步骤520，目标站向闪速站发送另一请求以开始传输。如果己 接收到另一C.A.N.帧，则程序流程经640的“是”分支返回到步骤55〇,在步骤55〇,在接收到 的所述下一C. A. N.帧中重读C. A. N.消息标识符。

    [0038]本领域普通技术人员将会意识到，尽管上述方法和设备应用于在C.A.N•总线上的 C • A • N •帧的传输，但它同样适用于在其它网络上的其它类型的帧的传输。因此，为了权利要 求构造的目的，术语“C. A. N.帧，，应该被解释为包括其它帧，诸如标准以太网帧、与以太网中贞 相似的I.E.E.E. 802.3 MAC帧或者代表数据块的二进制数字的任何其它群集。 、

    [0039]前面的描述仅用于说明的目的。考虑到以上进行的描述，在所附权利要求中阐述 本发明的真正范围。

    Claims (8)

    Reassembly 2019.03.26 Dlc 1

    1. 一种在C • A • N.总线上传输C • A • N •数据帧的方法，所述方法包括： 从第一存储装置读取数据；将从第一存储装置读取的数据封装在多个开销字段中以 形成多个C.A.N•数据帧； a) 在远程定位的闪速存储装置编程站中，为每个C.A.N•数据巾贞分配消息标识符，所述 消息标识符与N个可用缓冲器之一对应并唯一地识别^^个可用缓冲器之一，所述远程定位的 闪速存储装置编程站中的N个缓冲器被布置成存储完整的C •A.N •数据巾贞，其中N大于一，在 所述闪速存储装置编程站处消息标识符与硬件缓冲器对应并识别硬件缓冲器，其中具有相 应消息标识符的C.A.N•数据帧将要由闪速编程装置临时存储到该硬件缓冲器中，所述闪 速编程装置耦合到闪速存储装置，其中C •A N•数据帧的净荷部分将会由闪速编程装置传 送到该闪速存储装置中，所述N个可用缓冲器的每个缓冲器被配置为存储整个C• A• N•数据 帧，C. A. N.数据巾贞包括被封装在多个开销字段中的多位信息承载净荷字段； b) 在C.A.N.总线上把多个C_A_N.数据帧传输到闪速存储装置编程站，该闪速存储装 置编程站被配置为具有多个缓冲器，所述多个缓冲器的每个缓冲器被布置成存储至少N个 完整的C.A.N.数据帧； c) 重复步骤a)和b)，直至传输的消息的数量等于N。
    2. 根据权利要求1所述的方法，其中所述C.A.N.总线被配置为以大于可以将数据写入 闪速存储装置的速率的数据速率来传输数据。
    3. 根据权利要求2所述的方法，其中所述缓冲器被顺序地编号，并且其中分配与N个可 用帧缓冲器之一对应并识别N个可用帧缓冲器之一的消息标识符的步骤还包括：分配与序 数编号的缓冲器对应的序数。
    4. 根据权利要求3所述的方法，其中分配序数的步骤还包括:按照与C.A.N•帧缓冲器的 序数对应的顺序分配序数。
    5. —种在以第一数据速率操作的C • A • N•总线上传输C. A • N.数据帧到目标装置的方法， 该目标装置包括闪速存储装置，该闪速存储装置可以以低于第一数据速率的第二数据速率 用新数据编程，所述方法包括： a) 在所述目标装置处以所述第一数据速率从所述C. A• N•总线接收多个C• A• N.数据帧， 每个接收的C.A.N.数据帧具有与所述目标装置中的N个可用帧缓冲器之一对应并识别N个 可用帧缓冲器之一的消息标识符； b) 在所述目标装置处把每个接收到的C. A. N.数据帧存储到由每个接收到的C. A. N.数 据帧所包括的消息标识符识别的帧缓冲器中，所述帧缓冲器被布置成存储完整的C.A.N. 数据帧； c) 以低于所述第一数据速率的第二数据速率把存储在帧缓冲器中的每个接收到的 C.A.N.数据帧的净荷部分编程到所述闪速存储装置中。
    CN201310099491.5A2012-03-262013-03-26在c.a.n.总线上减少闪速存储装置编程时间的方法和设备 CN103365810B (zh)

    Priority Applications (6)

    Application NumberPriority DateFiling DateTitle
    US61/6155322012-03-26
    US13/646,9262012-10-08
    US13/6469262012-10-08

    Publications (2)

    Publication NumberPublication Date
    CN103365810BtrueCN103365810B (zh) 2017-12-19

    ID=46177175

    Family Applications (1)

    Application NumberTitlePriority DateFiling Date
    US (1) US9565251B2 (zh)
    BR (1) BR102013007138A2 (zh)
    GB (1) GB201206409D0 (zh)

    Families Citing this family (6)

    Reassembly 2019.03.26 Dlc 6

    * Cited by examiner, † Cited by third party
    Publication numberPriority datePublication dateAssigneeTitle
    US9478274B1 (en) *2014-05-282016-10-25Emc CorporationMethods and apparatus for multiple memory maps and multiple page caches in tiered memory
    US10235054B1 (en) 2014-12-092019-03-19EMC IP Holding Company LLCSystem and method utilizing a cache free list and first and second page caches managed as a single cache in an exclusive manner
    CN105242882B (zh) *2015-10-132018-09-21东方网力科技股份有限公司时序数据的帧存储方法及装置、时序数据查询方法及装置

    Citations (1)

    2012
    • 2012-10-08USUS13/646,926patent/US9565251B2/enactiveActive
    • 2013
      • 2013-03-26BRBRBR102013007138-2Apatent/BR102013007138A2/ptnot_activeApplication Discontinuation

    Patent Citations (1)

    * Cited by examiner, † Cited by third party
    Publication numberPriority datePublication dateAssigneeTitle
    JP4470455B2 (ja) 2003-11-052010-06-02Ｔｄｋ株式会社メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びに、フラッシュメモリの制御方法
    CN1957601B (zh) 2004-03-252010-12-08索尼株式会社信息信号处理设备、功能块控制方法和功能块
    * Cited by examiner, † Cited by third party
    Publication numberPriority datePublication dateAssigneeTitle
    CN103365810A (zh) 2013-10-23
    GB201206409D0 (en) 2012-05-23
    US9565251B2 (en) 2017-02-07
    KR880002098B1 (ko) 개량된 멀티프로세서 멀티시스템 통신 회로망
    US7050437B2 (en) Wire speed reassembly of data frames
    US5247626A (en) Fddi controller having flexible buffer management
    US7817634B2 (en) Network with a constrained usage model supporting remote direct memory access
    US7020716B2 (en) Method and system for verifying the hardware implementation of TCP/IP
    US20070291759A1 (en) Apparatus and method of splitting a data stream over multiple transport control protocol/internet protocol (tcp/ip) connections
    US6438128B1 (en) Alternate use of data packet fields to convey information
    TWI234371B (en) A method of performing iSCSI commands and a data processing system using the method
    US7031904B1 (en) Methods for implementing an ethernet storage protocol in computer networks
    JP2008131640A (ja) ネットワーク試験装置及び方法
    TWI452877B (zh) 網路直接記憶體存取
    WO2008092773A1 (en) System and method for multicore communication processing
    CN103444138B (zh) 通信控制系统、交换节点以及通信控制方法

    Legal Events

    Reassembly 2019.03.26 Dlc 4

    DateCodeTitleDescription
    PB01Publication
    SE01Entry into force of request for substantive examination
    GR01Patent grant
    Coments are closed
    Enter The Gungeon 2.1.6 + DLCPublisher Lab
    © 2020 - byler.netlify.com
    Scroll to top